# 第7章 存储器

西南交通大学计算机与人工智能学院

keli@home.swjtu.edu.cn

# 本章主要内容

1. 半导体存储器的分类
2. 半导体存储器的主要技术指标
3. 典型存储器芯片
4. 存储器与系统的连接

# 存储器的层次结构


快
存取速度
慢
寄存器
Cache存储器
主存储器（RAM和ROM）
外存储器（软盘、硬盘、光盘）
后备存储器（磁盘库、光盘库）
内存储器
外存储器
小
存储容量
大

# 7.1 半导体存储器的分类

- 内存储器一般由半导体存储器组成。
- 半导体存储器按存储信息的特性可分为随机存取存储器RAM（Random Access Memory）和只读存储器ROM（Read Only Memory）两类。

- 半导体存储器
  - 随机存取存储器RAM
    - 静态SRAM
    - 动态DRAM
  - 只读存储器ROM
    - 掩膜ROM
    - 可编程PROM
    - 紫外线擦除可编程EPROM
    - 电擦除可编程$E^2$PROM
    - 闪速存储器Flash Memory

# 7.2 半导体存储器的主要技术指标

- 存储容量

  存储容量就是以字或字节为单位来表示存储器存储单元的总数。

- 读写速度

  半导体存储器的速度一般用存取时间和存储周期两个指标来衡量。

- 可靠性

  通常指存储器对温度、申[illegible]场等环境变[illegible]抵抗能力和工作寿命。

又称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。

指连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间。

# 7.3 典型存储器芯片介绍

## 1. Intel 2114——SRAM

- SRAM，所有的引脚都与TTL电平兼容。
- 1K×4位，数据线三态控制。
- $\overline{WE}$=0，写操作

  $\overline{WE}$=1，读操作
- $\overline{CS}$为片选信号，低电平有效



## 2. Intel 6264——SRAM

- SRAM，所有的引脚都与TTL电平兼容。
- 8K×8位，数据线三态控制。
- 片选信号$\overline{CS_1}$=0, $CS_2$=1必须同时有效。
- $\overline{WE}$=0， $\overline{OE}$=1, 写操作

  $\overline{WE}$=1， $\overline{OE}$=0，读操作



# Intel 62系列

| 型号 | 容量 |
| --- | --- |
| 6264 | 8K×8bits |
| 62128 | 16K×8bits |
| 62256 | 32K×8bits |
| 62512 | 64K×8bits |

# 7.3 典型存储器芯片介绍

## 3. Intel 51256——SRAM

- 32K×8位的SRAM

| $\overline{CE}$ | R/$\overline{W}$ | $\overline{OE}$ | 工作方式 |
|---|---|---|---|
| 0 | 1 | 0 | 读操作 |
| 0 | 0 | × | 写操作 |
| 0 | 1 | 1 | 高阻态 |
| 1 | × | × | 未选 |

Intel 51256工作方式



# 7.3 典型存储器芯片介绍

## 4. Intel 2164——DRAM

- 64K×1bit的DRAM
- 址线只有8位，16位的地址信号分为行地址和列地址，分两次送入芯片。
- 读/写操作：先由行地址选通信号RAS将地址线输入的8位行地址锁存到行地址寄存器；再由列地址选通信号CAS将地址线输入的8位列地址锁存到列地址寄存器，选中一个存储单元，进行读/写。
- 由于动态存储靠电容存储信息，因此需要定时“刷新”。



# 7.3 典型存储器芯片介绍

## 5. Intel 41256 ——DRAM

256K×1位DRAM，存取时间200～300ns，地址线只有一半的位数，行地址和列地址分两次输入。




| 引脚 | 功能 |
|---|---|
| $A_9$～$A_0$ | 地址线 |
| D | 数据输入 |
| Q | 数据输出 |
| $\overline{W}$ | 读/写信号 |
| $\overline{RAS}$ | 行地址选通信号 |
| $\overline{CAS}$ | 列地址选通信号 |
| Vcc | 电源（+5V） |
| Vss | 地 |

# 7.3 典型存储器芯片介绍

6. Intel 27128——EPROM

- 128K（16K×8位）的EPROM
- 14条地址线，经过译码在16K地址中选中一个单元



## 27128的工作模式

| 引脚 / 模式 | $\overline{CE}$ | $\overline{OE}$ | $\overline{PGM}$ | $A_9$ | $V_{PP}$ | $V_{CC}$ | $D_7$-$D_0$ |
|---|---|---|---|---|---|---|---|
| 读 | L | L | H | X | $V_{CC}$ | $V_{CC}$ | 数据输出 |
| 输出禁止 | L | H | H | X | $V_{CC}$ | $V_{CC}$ | 高阻 |
| 备用模式 | H | X | X | X | $V_{CC}$ | $V_{CC}$ | 高阻 |
| 编程禁止 | H | X | X | X | $V_{PP}$ | $V_{CC}$ | 高阻 |
| 编程模式 | L | H | L | X | $V_{PP}$ | $V_{CC}$ | 数据输入 |
| INTEL编程 | L | H | L | X | $V_{PP}$ | $V_{CC}$ | 数据输入 |
| 校验 | L | L | H | X | $V_{PP}$ | $V_{CC}$ | 数据输出 |
| 电子标识符 | L | L | H | $V_{ID}$ | $V_{CC}$ | $V_{CC}$ | 标识符输出 |

## 7. 28C64——$E^2$PROM

28C系列是包含不同容量的$E^2$PROM芯片。

与EPROM相比，$E^2$PROM的优点是：编程与擦写所需的电流极小，擦写可以按字节分别进行。

| 型号 | 容量/KB |
| --- | --- |
| 28C16 | 2 |
| 28C64 | 8 |
| 28C256 | 32 |
| 28C512 | 64 |

# 28C64的两种封装




PDIP、SOIC封装




LCC、PLCC封装

# 7.3 典型存储器芯片介绍

## 8. K9F6408U0A

- 典型的NAND Flash芯片
- 66Mbit，芯片内部存储单元按页和块的结构组织。由1024块组成，每块又由16页组成，一页共有（512+16）*8bit）。使用64Mbit，还有2Mbit闲置。
- 写和读以页为单位，而擦除以块为单位。读、写和擦除操作均通过命令完成
- 写入每页的时间为200us，平均每写一个字节约400ns，即约20Mb/s。此芯片可擦写1百万次，掉电数据不丢失，数据可保存十年



# 7.4 存储器与系统的连接

- CPU对存储器进行读/写操作时，首先由地址总线给出地址信号，然后要对存储器发出读操作或写操作的控制信号，最后在数据总线上进行信息交换。
- 存储器与系统之间通过AB、DB及有关的控制信号线相连接，设计系统的存储器体系时需要将这三类信号线正确连接。

# 7.4.1 存储器扩展

- 当一个存储器芯片容量不能满足主存容量的要求时，需要用多个芯片来构成主存系统，即对存储体进行扩展。通常有三种方式：
  - 位扩展
  - 字扩展
  - 字位扩展

# 1. 位扩展（位并联法）

- 位扩展指用多个存储器器件对字长进行扩充。一个地址同时控制多个存储器芯片。
- 扩展条件：

  设目标容量的M字×N位，存储器芯片容量为m字×n位，M＝m ，N>n，则需要的存储器芯片数＝N/n。
- 位扩展采用存储器芯片的并联，扩展存储器单元的位数，也叫位并联法。

## 【例】用16K×4bit的SRAM芯片组成16K×8bit的存储器



# 2. 字扩展（地址串联法）

- 字扩展指的是增加存储器中字的数量。字扩展将各芯片地址串联起来，进行地址空间的扩展，又叫地址串联法。
- 扩展条件：

设目标容量为M字×N位，存储器芯片容量为m字×n位，M>m ，N＝n，则需要的存储器芯片数＝M/m。

【例



四片SRAM芯片的地址分配为：

| 芯片编号 | $A_{15}$ $A_{14}$ | $A_{13}$ $A_8 \ldots A_0$ | 地址范围 |
|---|---|---|---|
| SRAM芯片＃0 | 0 0 | 0 0 … 0<br>⋮<br>1 1 --- 1 | 0000H~3FFFH |
| SRAM芯片＃1 | 0 1 | 0 0 … 0<br>⋮<br>1 1 --- 1 | 4000H~7FFFH |
| SRAM芯片＃2 | 1 0 | 0 0 … 0<br>⋮<br>1 1 --- 1 | 8000H~BFFFH |
| SRAM芯片＃3 | 1 1 | 0 0 … 0<br>⋮<br>1 1 --- 1 | C000H~FFFFH |

# 3. 字位扩展

- 实际存储器往往需要字向和位向同时扩充。
- 扩展条件：

  目标容量为M字×N位，存储器芯片容量为m字×n位，M>m ，N>n，则需要的存储器芯片数＝（M/m）×（N/n）。

# 7.4.2 存储器地址译码

- 存储单元的地址由片内地址信号线和片选信号线的状态共同决定。
- 片内地址信号：通常由CPU输出的低位地址码用作片内寻址，来选择片内具体的存储单元。
- 片选地址信号：通常由CPU的高位地址线译码得到，以选择该芯片的所有存储单元在整个存储地址空间中的具体位置。
- 常用的片选信号产生方
  - 全地址译码
  - 部分地址译码
  - 线选择译码

片选信号由地址线中所有不在存储器

也称局部地址译码。片选信号不是由地址线中所有不在存储器上的地址线

线选法是指高位地址线中的某一条作为存储器芯片的片选控制信号的译码方式。
优点：选择芯片不需要外加逻辑电路，译码线路简单。缺点：地址重叠区域多，适用于扩展容量较小的系统。

# 1. 线选择译码

【例】用2K×8的存储器芯片构成8K×8的存储器系统，假设地址总线有20位，采用线选法。

【解】 进行字扩展，需要4片芯片。

芯片内低位地址：$A_{10-0}$；高位地址：$A_{19-11}$

地址分配如下表所示：

| 芯片 | $A_{19}$～$A_{15}$ | $A_{14}$～$A_{11}$ | $A_{10}$～$A_0$ | 地址范围（空间） |
|---|---|---|---|---|
| 0# | 00…0 | 1 1 1 0 | 00…0<br>11…1 | 07000～077FFH |
| 1# | 00…0 | 1 1 0 1 | 00…0<br>11…1 | 06800～06FFFH |
| 2# | 00…0 | 1 0 1 1 | 00…0<br>11…1 | 05800～05FFFH |
| 3# | 00…0 | 0 1 1 1 | 00…0<br>11…1 | 03800～03FFFH |

# 2. 部分地址译码

【例】用4片2K×8的存储器芯片构成8K×8的存储器系统，设系统地址总线为$A_{15}$～$A_0$，采用部分译码法。

【解】地址线$A_{10}$～$A_0$作为片内寻址线， $A_{15}$～$A_{11}$是高位地址线。

地址分配如下表所示：

| 芯片 | $A_{15}A_{14}A_{13}$ | $A_{12}A_{11}$ | $A_{10}$ $A_9$ $A_8$ …$A_0$ | 地址范围 |
|---|---|---|---|---|
| 0# | × × × | 0 0 | 0 0 0…0<br>1 1 1…1 | 0000～07FFH |
| 1# | × × × | 0 1 | 0 0 0…0<br>1 1 1…1 | 0800～0FFFH |
| 2# | × × × | 1 0 | 0 0 0…0<br>1 1 1…1 | 1000～17FFH |
| 3# | × × × | 1 1 | 0 0 0…0<br>1 1 1…1 | 1800～1FFFH |

# 3. 全地址译码

【例】2K×8的存储器芯片构成8K×8的存储器系统，设系统地址总线为A15～A0，采用全译码法。

【解】需由4片2K×8的存储器芯片构成8K×8的存储器系统。其中：低位地址线为A10～A0， 高位地址线位A15～A11是高位地址。




地址分配如下表所示：

| 芯片 | $A_{15}A_{14}A_{13}A_{12}A_{11}$ | $A_{10}\ A_9\ A_8\ \ldots A_0$ | 地址范围 |
|---|---|---|---|
| 0# | 0 0 0 0 0 | 0 0 0…0<br>1 1 1…1 | 0000~07FFH |
| 1# | 0 0 0 0 1 | 0 0 0…0<br>1 1 1…1 | 0800~0FFFH |
| 2# | 0 0 0 1 0 | 0 0 0…0<br>1 1 1…1 | 1000~17FFH |
| 3# | 0 0 0 1 1 | 0 0 0…0<br>1 1 1…1 | 1800~1FFFH |

# 7.4.3 8086CPU与存储器的连接




- 8086CPU可寻址空间1MB，分为两个512KB存储体
- 奇体与数据线D8-15连接，偶体与数据线D0-7连接
- 地址线A0和控制线/BHE分别作为存储体的选择控制线

# 1. CPU与存储器的接口




最小模式




最大模式

# 2. 存储器接口分析设计

【例7-1】设计一ROM扩展电路，容量为32K字，地址从00000H开始。EPROM芯片采用27256。

【解】

1）确定芯片数量和扩展方式：需由2片32K×8的存储器芯片构成32K×16bit的存储器系统,一片接低8位数据线，一片接高8位数据线。按字读取存储器时片选同时有效。

2）32K字EPROM的地址范围:0000H-0FFFFH

| | $A_{19}$ | $A_{18}$ | $A_{17}$ | $A_{16}$ | $A_{15}$ | $A_{14}$ | $A_{13}$ | $A_{12}$ | $A_{11}$ | $A_{10}$ | $A_9$ | $A_8$ | $A_7$ | $A_6$ | $A_5$ | $A_4$ | $A_3$ | $A_2$ | $A_1$ | $A_0$ |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 最小地址 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 最大地址 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |

3）确定片选逻辑




特点：系统总线的A0-A15作为EPROM的片内单元译码线，其中A1-A15直接与27256的地址A0-A14相连。8086CPU读取ROM数据的操作都是16位操作，偶地址与奇地址同时被选中。

【例7-2】设计一RAM扩展电路，容量为32K字，地址从10000H开始。芯片采用62256。要求，CPU对RAM不仅要进行16位读操作，还要进行写操作。写操作有3种类型：写16位数据、写低8位数据和写高8位数据。

| $\overline{BHE}$ | $A_0$ | 总线使用情况 |
|---|---|---|
| 0 | 0 | 16位数据进行字传送 |
| 0 | 1 | 高8位数据进行字节传送 |
| 1 | 0 | 低8位数据进行字节传送 |
| 1 | 1 | 无效 |

特点：与ROM接口电路不同，CPU对RAM不仅要进行16位读操作，还要进行写操作。

【解】

1）确定芯片数量和扩展方式：需由2片32K×8的存储器芯片构成32K×16bit的存储器系统,一片接低8位数据线，一片接高8位数据线。

2）32K字RAM的地址范围表：10000-1FFFFH

| | $A_{19}$ $A_{18}$ $A_{17}$ $A_{16}$ | $A_{15}$ $A_{14}$ $A_{13}$ $A_{12}$ $A_{11}$ $A_{10}$ $A_9$ $A_8$ $A_7$ $A_6$ $A_5$ $A_4$ $A_3$ $A_2$ $A_1$ | $A_0$ |
|---|---|---|---|
| 最小地址 | 0 0 0 1 | 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 | 0 |
| 最大地址 | 0 0 0 1 | 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 1 |

3）确定片选逻辑


A15
A1
D15
D8
D7
D0
A14～A0
D7～D0
62256RAM
CS
OE
WR
A14～A0
D7～D0
62256RAM
CS
OE
WR
RD
WR
M/IO
A19
A18
A17
A16
1
1
≥1
≥1
≥1
BHE
A0

# 3. 存储器系统设计举例

【例7-3】某8086系统工作于最小模式下的存储器系统如图7-17所示。图中8086CPU芯片上的地址、数据信号线经锁存、驱动后成为地址总线$A_{19}$-$A_0$、数据总线$D_{15}$-$D_0$。两片EEPROM为27256。两片RAM为62256。译码器74138担任片选译码。



思考题：2、4、5

习题：6、7